## (54) SÉMICONDUCTOR STORAGE DEVICE

(11) 2-158993 (A) (4

(43) 19.6.1990 (19) JP


(21) Appl. No. 63-314119 (22) 12.12.1988

(71) NEC IC MICROCOMPUT SYST LTD (72) KENJI MORI(1)

(51) Int. Cl5. G11C11/401

PURPOSE: To increase the operation speed by simultaneously selecting two cells connected to one of a pair of bit lines inputted to one sense amplifier to operate

the sense amplifier. CONSTITUTION: When contents of a cell 11 are in the high level and those of a cell 12 are in the low level, the level of a bit line 5 is reduced by an extent corresponding to charged electric charge of a dummy cell 19 and is lower the level of  $1/2V_{cc}$  by an extent corresponding to a half of discharged electric charge of the cell 11. Since the level of a bit line 6 is lower than the level of  $1/2V_{cc}$  by an extent corresponding to charged electric charge of the cell 12, a differential potential is generated between bit lines 5 and 6, and bit lines 5 and 6 go to the high level and the low level respectively by amplification of a sense amplifier 4. When they are outputted to the external through I/O lines 7 and 8, they are the inclination of the sense amplifier corresponding to "1". When the high level of the cell 11 and the low level of the cell 12 are allowed to correspond to "1" in the state before sensing, "1" is equivalently generated by operation. Thus, the operation speed is considerably increased.



1: word selecting circuit. 2: dummy cell selecting circuit. 3: control circuit. 4: sense amplifier. 18: dummy word line. 21:  $1/2V_{\rm cc}$  generating circuit. 30: operation word selecting circuit. 32: operation word line. 36: operation cell

## (54) SEMICONDUCTOR INTEGRATED CIRCUIT

(11) 2-158994 (A)

(43) 19.6.1990 (19) JP


(21) Appl. No. 63-312799 (22) 13.12.1988

(71) FUJITSU LTD (72) TADAO NISHIGUCHI(2)

(51) Int. Cl5. G11C11/401

PURPOSE: To resolve the unbalance between both ends of a sense amplifier to accurately operate the amplifier by providing a noise source between a voltage part node, where a voltage is unsettled in a time, and a settled voltage part.

CONSTITUTION: At the initial time, all bit lines  $BL_1$  and the inverse of  $BL_1$  are precharged to a supply voltage  $V_{cc}$  by a reset signal  $\phi_R$ . When the signal  $\phi_R$  goes to the low level, line  $BL_1$  and the inverse of  $BL_1$  are disconnected from the power source  $V_{cc}$  and the voltage is unsettled, and lines  $BL_1$  and the inverse of  $BL_1$  are disconnected from a sense amplifier  $SA_1$  by switching a clock signals  $\phi'$  and  $\phi$  from the high level to the low level, and noises in the same level are generated in lines  $BL_1$  and the inverse of  $BL_1$  and they go to the low level. Next, the signal  $\phi$  is set to the high level and a word line  $WL_2$  is set to the high level for the purpose of selecting a memory cell  $CL_{21}$ . As the result, a minute potential difference  $\Delta V$  is generated between lines  $BL_1$  and the inverse of  $BL_1$  and is differentially amplified by the amplifier  $SA_1$  by ewitching of a latch enable signal  $\phi_{LE}$  to the high level. Thus, the sense amplifier is accurately operated to improve the performance.



### (54) SEMICONDUCTOR MEMORY DEVICE

(11) 2-158995 (A)

(43) 19.6.1990 (19) JP


(21) Appl. No. 63-312674 (22) 9.12.1988

(71) MITSUBISHI ELECTRIC CORP (72) YUJI KIHARA

(51) Int. Cl5. G11C11/407

PURPOSE: To quickly activate a word line by giving an activating signal to divided word line means through a transmission gate means.

constitution: When a word line WL00 is activated, a preword line RGSL is set to the high level by a row decoder 3. A signal B0X0 in the high level and a signal, the inverse of B0X0 in the low level are given to a transmission gate 15, and the gate 15 is turned on. The line WL00 is set to the high level through the gate 15 by the voltage from the RGSL. The voltage level of a word line signal is given to the line WL00 without the loss. Consequently, the driving capability of a memory cell is satisfactorily displayed. The voltage rise speed of the line WL00 is not reduced. Since one line RGSL has lines WL00 and WL01, the total sum of parasitic capacity between the line RGSL and a bit line 10 is equal to (the total number of word line) × C × 1/2 to prevent a bad influence due to the parasitic capacity. Thus, divided word line means are quickly activated.



# ⑲ 日本国特許庁(JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報(A)

平2-158995

⑤Int. Cl. 5

識別記号

庁内整理番号

**43**公開 平成 2年(1990) 6月19日

G 11 C 11/407

8522-5B G 11 C 11/34

354 D

審査請求 未請求 請求項の数 1 (全6頁)

50発明の名称

半導体メモリ装置

②特 顧 昭63-312674

**20**出 **20** 昭63(1988)12月9日

@発明者 木原

雄 治

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所內

⑪出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 大岩 増雄

外2名

#### 明細き

1. 発明の名称

半導体メモリ装置

2. 特許請求の範囲

少なくとも2つのメモリアレイブロックにわたって設けられた複数の前置ワード線手段を含み、 各々の前記メモリアレイブロックにおいて、

前記前置ワード線手段の各々に対応して設けられた少なくとも2つの分割ワード線手段と、

前記前置ワード線手段の各々と前記分割ワード 線手段の各々との間にそれぞれ接続された少なく とも2つのトランスミッションゲート手段とを含 み、

前記トランスミッションゲート手段は、制御電極を有する或る導電型式の電界効果業子と制御電極を有する逆の導電型式の電界効果業子との並列接続によって構成され、

前記分割ワード線手段は、前記トランスミッションゲート手段を介して前記分割ワード線手段を 活性化するための活性化信号を受けるように接続 され、

前記トランスミッションゲート手段を構成する 2つの前記電界効果素子の制御電極は、前記分割 ワード線を選択するための選択信号を受けるよう に接続され、

前記駆動信号または前記選択信号のいずれかが 前記前置ワード線手段を介して前記トランスミッションゲート手段に与えられる、半導体メモリ装 置。


3. 発明の詳細な説明

[産業上の利用分野]

この発明は、一般に半導体メモリ装置に関し、 特に、動作速度が改善された分割ワード線方式の 半導体メモリ装置に関する。

[従来の技術]

半導体メモリ装置のアクセスタイムの短縮および消費電流の低減のために、分割ワード線方式が用いられている。分割ワード線方式では、メモリセルに接続されているワード線とは別に、複数のメモリアレイブロックにわたって設けられた前置



ワード線が設けられている。メモリアレイブロックを選択するためのブロック選択信号と前置ワード線信号の論理積をとることにより、メモリアレイブロックごとにワード線を選択することができる。したがって、1回のアクセスで選択されるメモリセルの数が減少でき、半導体メモリ装置の高速化および低消費電力化を図ることができる。

一般に、ワード線にはトランジスタのゲートと同じポリシリコンが使用され、前置ワード線はピット線と異なる層に設けられたアルミ配線が用いられる。したかって、ピット線と前置ワード線との間で浮遊容量が存在する。浮遊容量が存在するので、動作上の悪影響を防ぐための対策が必要となる。

第3図は、従来の分割ワード線方式を利用したダイナミックランダムアクセスメモリ(以下DRAMという)の一例を示す回路図である。第3図を参照して、このDRAMは、2つのメモリアレイブロック1および2と、メモリアレイブロック1および2にわたって設けられた前置ワード線R

られ、トランジスタ11がこの信号B0に応答してオンする。その結果、ワード線WLOが高レベルにもたらされ、メモリセルMに対してアクセスがなされる。

第4図は、従来の分割ワード線方式を利用したDRAMの他の例を示す回路図である。第4図を参照して、このDRAMでは、1本の前置ワード線RGSLに対して2本のワード線が設けられている。たとえばメモリアレイブロック1では、フード線WLOOおよびWLO1が設けられ、これらを選択的に活性化するためのNANDゲート13は、一方人力が前置ワード線RGSLに接続され、他方人力がブロック選択信号BOおよびXアドレス信号XOまたはXアドレス信号がされる。一方、メモリアレイブロック2も同様の回路構成を持つ。

動作において、たとえばメモリアレイブロック 1中のワード線WLOOが活性化されるとき、高 レベルの論理報信号BOXOが与えられる。その G S L と、前置ワード線 R G S L に接続されたロウデコーダ 3 とを含む。ロウデコーダ 3 は、 N A N D 回路およびインバータにより構成される。

たとえばメモリアレイプロック1には、1本の 前置ワード線RGSLに対して、メモリセルMが 接続された1本のワード線WLOが設けられる。 前置ワード線RGSLとワード線WLOとの間に NMOSトランジスタ11が接続され、ワード線 WLOと接地との間にNMOSトランジスタ12 が接続される。トランジスタ11および12のゲートはそれぞれプロック選択信号BOおよびアレイ を受けるように接続される。一方、メモリアレダ でフック2も同様の回路構成を有し、プロック選 択信号としてB1およびB1が与えられる。

動作において、ロウデコーダ3は、Xアドレス信号XOないしXnに応答して、2<sup>n</sup>本の前置ワード線RGSLのみを選択的に高レベルにもたらす。したがって、メモリアレイブロック1のワード線WLOが選択されるとき、高レベルのブロック選択信号BOが与え

結果、ワード線WLOOのみが選択的に高レベルにもたらされる。

# [発明が解決しようとする課題]

第3図に示されたDRAMでは、1本の前置ワ ード線RGSLと1本のピット線10との間に生 じる寄生容量をCとすると、寄生容量の総和が (ワード線総数)×Cとなり、かなり大きな値と なる。また、前置ワード線とワード線との間をN MOSトランジスタのみによって接続しているの で、高レベルのときのワード線の電圧レベルが振 凝芯圧のレベルよりもトランジスタのしきい水圧 分だけ減少され、その結果、メモリセルの駆動能 力が低下される。さらに、NMOSトランジスタ を介してワード線を高レベルにもたらすので、ト ランジスタのドレインの電圧レベルの上昇に伴な いトランジスタ(たとえば11)がオフ状態にも たらされる。その結果、ワード線の低圧レベルが 上昇する速度がPMOSトランジスタを用いた場 合よりも遅くなる。

第4 図に示されたDRAMでは、1本の前置ワ

ード線に対し2本のワード線が設けられているので、前置ワード線とピット線との間に生じる寄生容量の総和が(ワード線総数)×C×1/2となり減少される。また、ワード線の電圧レベルも電源電圧レベルまで上昇するので、上記のような遅延は少ないが、NANDゲート13およびインバータ14により遅延が引き起こされ、高速動作を妨げる。

この発明は、上記のような課題を解決するためになされたもので、分割ワード線方式を利用した 半導体メモリ装置において、分割ワード線の活性 化を高速に行なうことを目的とする。

### [課題を解決するための手段]

(°)

この発明にかかる半導体メモリ装置は、少くととも2つのメモリアレイブロックにわたって設けられた複数の前置ワード線手段を含み、各々のメモリアレイブロックにおいて、前置ワード線手段の各々に対応して設けられた少なくとも2つの分割ワード線手段と、前置ワード線手段の各々と分割ワード線手段の各々との間にそれぞれ接続され

スを防ぐことができる。これに加えて、前置ワード線手段の各々に対応して2以上の分割ワード線手段の投いられているので、前置ワード線手段の放を減じることができ、前置ワード線手段に付随する寄生容量の総和を減じることができる。以上の結果、分割ワード線手段の活性化が高速に行なわれる。

### [発明の実施例]

第1図は、この発明の一実施例を示す分割ワード線方式を利用したDRAMの回路図である。第1図を参照して、このDRAMは、2つのメモリアレイブロック1および2と、メモリアレイブロック1および2にわたって設けられた前置ワード線RGSLと、前置ワード線RGSLに接続されたロウデコーグ3とを含む。たとえば、メモリアレイブロック1において1本の前置ワード線RGSLに対して、メモリセルMに接続された2本のワード線WL00およびWL01とが設けられる。前置ワード線RGSLとワード線WL00とがトランスミッションゲート15を介して接続される。

#### [作用]

この発明における半導体メモリ装置では、前置 ワード線手段と分割ワード線手段との間にトラン スミッションゲート手段が設けられ、分割ワード 線手段を活性化するための活性化信号はトランス ミッションゲート手段を介して分割ワード線手段 に与えられるので、活性化信号の電圧レベルのロ

トランスミッションゲート15は、 P M O S トランジスタおよび N M O S トランジスタの並列接続により構成される。 トランスミッションゲート15を構成する 2 つのトランジスタのゲートが信号 B O X O を受けるように接続される。 ワード線W L O O と接地との間に N M O S トランジスタ 1 6 が接続される。 トランジスタ 1 6 が接続される。 トランジスタ 1 6 のゲートは信号 B O X O を受けるように接続される。

同様にして、ワード線WLO1についても、トランスミッションゲート17が前置ワード線RGSLとワード線WLO1との間に接続され、また、NMOSトランジスタ18がワード線WLO1と接地との間に接続される。トランスミッションゲート17を構成する2つのトランジスタのゲートが信号BOXOおよびBOXOを受けるように接続され、トランジスタ18のゲートが信号BOXOを受けるように接続される。なお、メモリアレイブロック2についても、同様の回路構成がなされている。

動作において、たとえばワード線WLOOが活性化されるとき、前置ワード線RGSLがロウデコーダ3により高レベルにもたらされる。高レベルの信号BOXOが与えられ、トランスミッションゲート15はオンする。したがって、ワード線WLOOがトランスミッションゲート15を介して前置ワード線RGSLからの電圧により高レベルにもたらされる。

前置ワード線RGSLとワード線WLOOとの間がトランスミッションゲート15により接続されるので、前置ワード線信号の電圧レベルがロスを生じることなくワード線WLOOに与えられる。したがって、メモリセルの駆動能力を十分引き出すことができる。また、ワード線WLOOの電圧が高レベルに上昇する速度も遅くなることはない。

また、1本の前置ワード線RGSLに対して、 2本のワード線WLOOおよびWLO1が設けられているので、前置ワード線RGSLとピット線 10との間に生じる寄生容量の総和が(ワード線 総数)×C×1/2となり、寄生容量による悪影 響を防ぐこともできる。

第2図は、この発明の別の実施例を示す分割の - ド線方式を利用したDRAMの回路図である。 第2図を参照して、第1図に示されたDRAMと 比較して異なる点は、ワード線を活性化するため の電圧がプロック選択信号BOとXアドレス信号 X O または X O の論理粒の信号によって供給され、 また、前置ワード線信号がトランジスタのスイッ チング制御のために使用されることである。すな わち、たとえばメモリアレイブロック1において、 ワード線WLOOがトランスミッションゲート1 5を介して信号BOXOを受けるように接続され る。トランスミッションゲート15を構成するト ランジスタのゲートが前置ワード線信号およびイ ンパータ10によって反転された信号を受けるよ うに接続される。また、ワード線WLOOと接地 との間に接続されたNMOSトランジスタ16の ゲートが前置ワード線RGSLに接続される。

動作において、ワード線WLOOが活性化されるとき、トランスミッションゲート15を介して

与えられる高レベルの論理積信号BOXOの電圧により、ワード線WLOOが高レベルにもたらされる。第1図に示されたDRAMの場合と同様に、信号BOXOの電圧レベルがワード線WLOOに与えられることになり、同様の効果が得られる。 [発明の効果]

以上のように、この発明によれば、分割ワード 線手段を活性化するための活性化信号がトランス ミッションゲート手段を介して分割ワード線手段 に与えられるので、活性化信号の電圧レベルが減 少されることなく、したがって分割ワード線手段 の活性化が高速に行なわれる。また、1つの前置 ワード線手段に対して2以上の分割ワード線手段 が設けられているので、前置ワード線手段に付随 する浮遊容量も大幅に減少される。


### 4. 図面の簡単な説明


第1図は、この発明の一実施例を示す分割ワード線方式を利用したDRAMの回路図である。第2図は、この発明の別の実施例を示す分割ワード線方式を利用したDRAMの回路図である。第3

図は、従来の分割ワード線方式を利用したDRA Mの一例を示す回路図である。第4図は、従来の 分割ワード線方式を利用したDRAMの別の例を 示す回路図である。

図において、1,2はメモリアレイブロック、 3はロウデコーダ、10はピット線、Mはメモリセル、RGSLは前置ワード線、WLOOないし WL11はワード線である。

代理人 大岩增雄







手続 補正 杏 (自発)

平城 月 年 12 2 日

特許庁長官殿

1. 事件の表示

特願昭 63-312674 身

2. 発明の名称

半導体メモリ装置

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称

(601) 三菱電機株式会社 代表者 志 岐 守 裁

4. 代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内


氏 名 (7375) 弁理士 大 岩 増 雄

(連絡先03(213)3421特許部)



方式質

第2 ②



明知書の発明の詳細な説明の欄および図面の第 2回

### 6. 補正の内容 。

(1) 明細書第12頁第19行ないし第20 行の「ワード線WLOOが活性化されるとき」を 「前置ワード線RGSLが活性化されて低レベル になるとき」に訂正する。

(2) 図面の第2図を別紙のとおり訂正する。

以上